利用集成锁相环提高设计系统的频率性能

然而，对更高频率的无线系统的需求，例如软件定义的无线电，智能手机，雷达系统和许多其他应用，一直是IC供应商开发流程和设计的动力。在高性能单片PLL中。其中许多功能块集成了大部分或全部功能模块（取决于频率和所需性能），从而减少了设计时间，风险，电路板空间和功耗。

例如，Hittite的HMC830LP6GE PLL（现为ADI公司的一部分）是一款小数N分频PLL，工作频率范围为25 MHz至3 GHz。它针对蜂窝/4G基础设施，中继器和毫微微蜂窝基站以及通信测试设备，以及具有-110 dBc/Hz的超低带内相位噪声，-227 dBc/Hz的FOM以及低于180 fsec的均方根抖动的其他应用。

该IC包含一个集成的VCO（图2），传统上它是最难集成的功能，同时仍能在高频率下实现高整体性能。与大多数PLL一样，数据手册中有十几个详细的图表，显示了在各种条件下PLL的许多方面的性能。图3显示了在各种温度下PLL工作范围内的集成均方根抖动。

利用集成锁相环提高设计系统的频率性能

图2：ADI公司的HMC830LP6GE代表了最近几年：将VCO与PLL的其余部分一起放入IC，同时扩展频率范围，同时不影响品质因数。

利用集成锁相环提高设计系统的频率性能

图3：PLL数据手册通常有许多性能图，例如HMC830LP6GE的性能图，它显示rms抖动（fsec）与频率的关系，-40⁰C，27⁰C和85⁰C;注意这个宽范围内的性能稳定性。

具有集成VCO的另一个PLL是凌力尔特公司的LTC6948,370 MHz至6.39 GHz小数N分频器，具有超低噪声。它还包括一个参考分频器，相位/频率检测器，电荷泵，分数反馈分频器和VCO输出分频器。归一化的带内相位噪声基底FOM为-226 dBc/Hz，宽带输出相位噪声基底为-157 dBc/Hz（图4）。

利用集成锁相环提高设计系统的频率性能

图4：其他参数中，凌力尔特公司的LTC6948数据手册包括归一化的带内相位噪声基底FOM和宽带输出相位噪声基底;后者在最高频率下从-100 dBc/Hz下降到-157 dBc/Hz。

它支持高达425 MHz的参考输入频率，用于快速频率切换。该IC非常适用于无线基站（LTE，WiMAX，W-CDMA，PCS）等应用;微波数据链路和军用/安全无线电，它可以用作高速，可调谐的6.39 GHz宽带接收机的核心（图5）。

利用集成锁相环提高设计系统的频率性能

图5：即使高度集成的IC也需要无源元件支持，因为这是一个高速，可调谐的6.39 GHz宽带接收器的原理图，基于LTC6948表示。

Maxim Integrated的MAX2870是一款23.5 MHz至6 GHz PLL，带有小数/整数N分频合成器和VCO（图6）。该器件通过多个VCO实现超宽频率，覆盖3 GHz至6 GHz，可自动选择或在用户控制下（通过串行接口）;用户提供循环过滤器和参考。相位/频率检测器在整数N模式下工作在105 MHz，在分数N模式下工作在50 MHz，并接受高达200 MHz的参考频率。 PLL在多个分频器设置中表现出优异的6.0 GHz相位噪声性能（图7）。应用包括无线基础设施，测试和测量，卫星通信和无线局域网。

利用集成锁相环提高设计系统的频率性能

图6：Maxim Integrated的MAX2870通过以下方式实现了6 GHz的额定值使用多个内部VCO，可以自动选择或由用户主动选择。

利用集成锁相环提高设计系统的频率性能

图7：PLL供应商再次提供详细的性能规格，例如MAX2870在工作带宽内的相位噪声图，具有不同的分频因子。

尽管德州仪器LMX2492分数PLL（图8），不包括集成VCO，它使用外部VCO在500 MHz至14 GHz范围内工作;其FOM为-227 dBc/Hz。当与合适的环路分频器结合使用时，它可以用作77 GHz汽车雷达系统的核心（图9）;它还包括针对此重点应用的斜坡/啁啾生成。

利用集成锁相环提高设计系统的频率性能

图8：德州仪器LMX2492 PLL不包含VCO，但FOM为-227 dBc/Hz时性能达到14 GHz。/p>

利用集成锁相环提高设计系统的频率性能

图9：LMX2492针对77 GHz自动雷达等应用，具有雷达所需的积分斜坡和啁啾功能。容－源－电－子－网－为你提供技术支持

搜索

热门标签

利用集成锁相环提高设计系统的频率性能