网页数据加载中,请稍等...
电子电路网,电子电路图网 容源电子网欢迎你!
您的位置:电子电路图网首页>电子电路>电子基础>>旁路|去耦电容的考虑事项
基础知识设计编程电源电路材料知识家用电器其他文章元器件知识集成块资料变压器电磁兼容振荡电路稳压电源开关电源电路图磁性材料LED逆变器电器维修传感器技术音响电路报警器电路工作原理在线计算工具PCBups电子报电子制作功放电路电子电路

旁路|去耦电容的考虑事项

关键词:电容 来源:网络 点击:

       在现在的数字设计中给电源去偶是标准的做法,但我们在这里提到它是因为电源去偶在去除电源线噪声方面的重要作用。电源的高频噪声几乎对每个数字器件都造成了问题。这种噪声通常是由地弹,辐射信号,甚至是由数字器件本身所产生的。消除电源噪声最简单的方法是使用去耦电容把高频噪声引到地上去。理想的情况是,去耦电容为高频噪音提供了一个低阻抗到地的路径,因此能够净化电源供应。应用决定了如何选择去偶电容。大多数设计都把表面贴电容放得尽可能的接近芯片电源管脚。这些电容的容值大到足够可以为预计的电源噪声提供一个低阻抗路径。但去耦电容的一个普遍问题是,他们的特性往往不如理论上的电容理想。有如下几个原因:
  1. 电容的封装包含一定量的引线电感;

  2. 电容也包含一定量的等效串联电阻( ESR ) ;

  3. 电源引脚和去耦电容之间的走线有一定量的串联电感;

  4. 地引脚和接地平面之间的引线也有一定量的串联电感。

  上面那些的问题累积结果如下:

  1. 电容器将在某个特定的频率产生谐振而且当频率接近于谐振频率时网络的阻抗将大大改变;

  2. ESR将会对高频噪声去偶的低阻抗路径产生不好的影响。

  数字设计者可以通过下面的方法来应对这些影响:

  1.  器件VCC和GND引脚的电感越低越好。这通过使引脚在物理限制的范围内尽可能的宽和短得到;

  2.  选择低ESR电容来改善电源的去偶。

  3.  选择较小封装尺寸的电容将会减少封装电感。是否使用更小的封装的电容取决于温度变化对电容量的影响。在选择一个电容器前,这些参数都需要验证是否符合设计要求;

  4.  最后一点问题是由于不注意而带来。例如,使用Y5V电容来替换X7R电容时,在相同的容量下Y5V的封装较小,从而电感也较小,但要注意这是以在高温下Y5V表现不佳为代价的。

  5.  还要进一步要指出的是,大电容往往是用来在板级上提供大容量储能的以及提供低频的去耦的。这些电容器的分布得较为分散,而且通常是电解电容或是钽电容


>> 转载请注明出处并保留链接。http://www.dziuu.com
***page***
编辑:admin 时间:2009-6


复制本文地址及标题在本地打印该网页】 【我要发表文章】 【返回上一页


分类栏目

热门文章

论坛新贴

 
关于我们
新闻中心广告服务联系我们意见反馈访客留言网站地图
声明:本站部分内容来源于网络,如有侵犯到你的权利请与我们联系更正,本站资料仅供参考;供电子技术爱好者参考交流,实际应用,请慎重;关键词:电路图电子技术资料
广告服务QQ:316520686        广告热线:15183821233
容源电子网(http://www.dziuu.com)  蜀ICP备09038079号